Flip-Flop J-K
Si J y K son ambos low (bajo), entonces no se produce cambio alguno. Si J y K son ambos high (alto), entonces en la siguiente subida de clock la salida cambiará de estado. Puede realizar las funciones del flip-flop set/reset y tiene la ventaja de que no hay estados ambiguos. Puede actuar tambien como un flip-flop T para conseguir la acción de permutación en la salida, si se conectan entre sí las entradas J y K. Esta aplicación de permutar el estado, encuentra un uso extensivo en los contadores binarios.
|
Índice Conceptos de Electrónica Circuitos Digitales Operaciones Secuenciales Aplicaciones del Flip-Flop J-K | |||||
|
Atrás |
Estructura del Flip-Flop J-K
Si bien esta implementación del flip-flop J-K con cuatro puertas NAND funciona en principio, hay problemas que surgen con el tiempo ("timing"). El pulso de "timing" debe ser muy corto porque un cambio en Q antes de que aquel se apague puede conducir el circuito a una oscilación llamada "carrera". Los circuitos integrados modernos son tan rápidos que esta sencilla versión del flip-flop J-K no es práctica (pusimos uno en el laboratorio con un chip de 4-NAND disponible y era muy inestable frente a las carreras). El siguiente paso para hacer uso del versátil flip-flop J-K es usar cuatro puertas NAND adicionales para crear el flip-flop JK Master-Slave que tiene dos flip-flops set/reset encauzados, usados como "latches" de una manera que suprime la "carrera".
|
Índice Conceptos de Electrónica Circuitos Digitales | ||||||
|
Atrás |
Ejemplo de Permutación: Flip-Flop J-K
El Flip Flop J-K Master-Slave tiene dos flip flops SR encauzados, usados como "latches" de forma que suprime el comportamiento de "carrera". Otra forma de mirar este circuito es la de dos flip-flops J-K atados juntos, con el segundo impulsado por una señal de clock invertida. Cuando el clock realiza una transición positiva, la sección master se dispara pero la sección slave no, ya que su clock está invertido. En el semiciclo del clock, en la transición descendente, el clock invertido tiene una transición positiva y dispara la sección slave. La salida final Q sigue entonces la salida M de la sección master después de un semiciclo del clock.
|
Índice Conceptos de Electrónica Circuitos Digitales Referencia Tocci Digital Systems, p170 | |||
|
Atrás |
Transferencia de Datos, Flip-Flop J-K
|
Índice Conceptos de Electrónica Circuitos Digitales Transferencia de Datos Aplicaciones del Flip-Flop J-K Referencia Tocci Digital Systems, Sec 5-9, 5-17 | |||||
|
Atrás |
Inestabilidad del Flip-Flop J-K o "Carrera"
Para esta versión del flip-flop J-K, la conmutación se activaría en cualquier momento en que el clock tuviera el valor 1 y la velocidad de activación estaría determinada por el retardo de propagación a lo largo del circuito. El valor de la salida en cualquier momento no sería predecible por el estado del clock. Esto da lugar a lo que se llama "carrera" o "condición de carrera". Esta conmutación no controlada puede suprimirse utilizando la disposición master-slave en la que la transmisión del valor J a la salida se retrasa medio ciclo de clock y no se retroalimenta inmediatamente a la entrada.
|
Índice Conceptos de Electrónica Circuitos Digitales Transferencia de Datos Aplicaciones del Flip-Flop J-K Referenciaes Tocci Digital Systems, Sec 5-9, 5-17 ECE Tutorials/ | ||||||
|
Atrás |