Flip-Flop Set/Reset con Clock

Cuando la línea de señal S va a alta, la otra línea a la puerta NAND que viene del circuito de dirección de pulsos debe estar también alta, para generar una salida alta en Q. Asimismo, un pulso de clock debe estar presente, cuando se recibe el pulso de RESET R alto, para llevar la salida de reset a alta (Q=0). De esta manera, todas las transiciones están sincronizadas con el pulso de clock.

Circuito Dirección de Pulso

En el caso del flip-flop J-K, el circuito de dirección de pulso (pulse steering circuit), está conectado junto con las líneas de salida del latch de la puerta NAND. Esto le proporciona la acción de conmutación cuando ambas entradas J y K son altas.

Con el objeto de añadir una sincronización de clock a un flip-flop, se usa un circuito para aplicar los pulsos de clock al flip-flop. Para convertir un latch de puertas NAND en un flip-flop S/R con clock, se deben usar dos puertas NAND como se muestra arriba a la izquierda, para habilitar el pulso de entrada en cualquiera de las líneas S o R para efectuar una transición.

Reset un Latch NAND

Volver al Estado de Reset La secuencia de tiempos de la derecha, muestra las condiciones bajo las cuales, las entradas de set y reset causan los cambios de estado y cuando no los causa.